The design and verification of FPGA CAD toolset

SEMI OpenIR > 中国科学院半导体研究所（2009年前）

	The design and verification of FPGA CAD toolset
	Zhou HB; N, MH; Chen S; Liu ZL; Zhou, HB, Chinese Acad Sci, Inst Semicond, POB 912, Beijing 100083, Peoples R China.
	2007
会议名称	International Symposium on Integrated Circuits
会议录名称	2007 INTERNATIONAL SYMPOSIUM ON INTEGRATED CIRCUITS
页码	VOLS 1 AND 2: 461-464
会议日期	SEP 26-28, 2007
会议地点	Singapore`, SINGAPORE
出版地	345 E 47TH ST, NEW YORK, NY 10017 USA
出版者	IEEE
ISBN	978-1-4244-0796-5
部门归属	[zhou, huabing; ni, minghao; chen, stanley; liu, zhongli] chinese acad sci, inst semicond, beijing 100083, peoples r china
摘要	This paper introduces a complete CAD toolset for the implementation of digital logic in a Field-Programmable Gate Array (FPGA) platform. Compared with existing academic toolsets, this toolset introduces formal verification in each step of the tool flow, especially the formal verification of the configuration bitstream. The FPGA CAD tool verification flow using Formality is presented in detail. Using plug-in technology, we have developed an integrated FPGA design kit to incorporate all tools together.
学科领域	微电子学
收录类别	其他
语种	英语
文献类型	会议论文
条目标识符	http://ir.semi.ac.cn/handle/172111/7778
专题	中国科学院半导体研究所（2009年前）
通讯作者	Zhou, HB, Chinese Acad Sci, Inst Semicond, POB 912, Beijing 100083, Peoples R China.
推荐引用方式 GB/T 7714	Zhou HB,N, MH,Chen S,et al. The design and verification of FPGA CAD toolset[C]. 345 E 47TH ST, NEW YORK, NY 10017 USA:IEEE,2007:VOLS 1 AND 2: 461-464.

条目包含的文件
文件名称/大小	文献类型	版本类型	开放类型	使用许可
664.pdf（1307KB）			限制开放	--	请求全文